Fermé durant les Fêtes, les commandes passées du 19.12.24 (PM) au 3.1.25  seront traitées en priorité le lundi 6 janvier.

États-Unis

€
EPFL Press EPFL Press EPFL Press EPFL Press

Nous contacter
info@epflpress.org

VHDL - Roland Airiau, Jean-Michel Bergé, Vincent Olive, Jacques Rouillard - EPFL Press

VHDL

Langage, modélisation, synthèse

de Roland Airiau (auteur), Jean-Michel Bergé (auteur), Vincent Olive (auteur), Jacques Rouillard (auteur)
Collection : Informatique
août 1990
format 160 x 240 568 pages Indisponible
65,90 €

Medias

Présentation

VHDL est un langage de description de systèmes matériels (cartes électroniques, circuits intégrés, circuits programmables, etc.) mondialement utilisé. Le nombre d'outils construits autour de VHDL est impressionnant: simulateurs, outils de synthèse, outils de preuve, outils de spécification graphique¬ÖLe langage VHDL est aujourd'hui enseigné dans presque toutes les écoles et universités traitant du domaine de la conception électronique. Cet ouvrage a pour ambition d'être un cours complet destiné à l'ingénieur, à l'enseignant et à l'étudiant.Au carrefour de l'électronique et de l'informatique, cette édition revue et augmentée /VHDL'93) du premier volume offre trois points d'entrée complémentaires. Le premier présente les différents concepts du langage en y incluant les récentes évolutions liées à la nouvelle normalisation de 1993. Le second point d'entrée se consacre à la modélisation à l'aide d'exemple progressifs, nombreux et largement commentés. Le troisième point s'intéresse au domaine essentiel qu'est la synthèse logique. Le but est de donner, de façon concise et illustrée par de nombreuses études de cas, la sémantique d'interprétation du langage VHDL en vue de la production effective de composants électroniques.

Sommaire

  • En guise de préface
  • Mode d'emploi
  • Le langage (parler VHDL): Introduction
  • Tour du Propriétaire
  • Premiers éléments du langage
  • Unités de conception
  • Sous-programmes
  • Types de données
  • Déclarations et spécifications
  • Instructions Séquentielles
  • Instructions concurrentes
  • Généricité
  • Attributs
  • Paquetages standard
  • Compilation, Elaboration, Exécution, Exploitation
  • Variables partagées et autres regrets
  • Pièges. La modélisation (écrire en VHDL): Qu'est-ce que modéliser?
  • Registre et additionneur
  • Circuits linéaires
  • Automate d'états finis : Contrôleur de trafic
  • Vérification de temps de set-up, de hold
  • Piles LIFO et FIFO
  • Unité arithmétique et logique
  • Mémoire vive : RAM
  • Mémoire morte : ROM
  • Réseaux de communication
  • Réseau neuronique
  • Contrôle moteur
  • Carte microcalculateur
  • Générateur de séquence de stimuli
  • Sortie de courbes
  • Paquetage sur type bit étendu: IEEE. STD_LOGIC_1164. La grammaire (livre VHDL): Qu'est-ce que la synthèse ?
  • Styles de description
  • Circuits combinatoires
  • Circuits synchrones
  • Paquetages arithmétiques
  • Les annexes(en savoir plus sur VHDL): Glossaire
  • Groupes de normalisation
  • Bibliographie et adresses utiles
  • Index.

Avis

Pour évaluer et laisser un commentaire sur le produit, merci de vous connecter à votre compte.

Informations

Editeur : EPFL Press

Auteur(s) : Roland Airiau, Jean-Michel Bergé, Vincent Olive, Jacques Rouillard

Collection : Informatique

Publication : 17 août 1990

Edition : 2e édition

Support(s) : Livre papier

Nombre de pages Livre papier : 568

Format (en mm) Livre papier : 160 x 240

Poids (en grammes) : 1038

Langue(s) : Français

EAN13 Livre papier : 9782880743611

Dans la même collection
Sur des thèmes similaires
--:-- / --:--